PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-109912

(43) Date of publication of application: 30.06.1983

(51)Int.Cl.

1/56 G05F

H₀3F 1/30

(21)Application number: 56-207030

(71)Applicant : OKI ELECTRIC IND CO LTD

NIPPON TELEGR & TELEPH

CORP < NTT>

(22)Date of filing:

23.12.1981

(72)Inventor: MORI SHIGEKAZU

KATAOKA MUTSUO


IWATA ATSUSHI

(54) REFERENCE VOLTAGE GENERATING CIRCUIT

(57)Abstract:

PURPOSE: To obtain a reference voltage with high accuracy, by detecting a base-to-emitter voltage and voltage difference of transistors (TRs) having different current density and setting the gain with the ratio of capacitance.

CONSTITUTION: An emitter current of TRs 2, 3 consisting of a plurality of unit TRs is equal to the current of N-MOS TRs 5, 6 consisting of a plurality of the unit TRs, and this current depends on the current flowing to a TR7 via a resistor R5. The current ratio and the current density ratio of the TRs 3, 4 depend on the number of unit TRs of the TRs 3W6. In this case, a base-to-emitter voltage VBB2 if the TR4 shows a positive temperature characteristic and a Δ



VBE being the difference between a VBE1 and a VBE2 of the TR3 shows a negative temperature characteristic. An amplifier A2 where the amplification factor is determined in the ratio of the capacitances C1, C2, applies the ΔVBE to the VBE2 with a prescribed multiple, and a reference voltage having zero temperature characteristic equal to the band gap voltage of silicon and the VBE2 are alternately outputted through the control of switches S1, S2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(9) 日本国特許庁 (JP)

①特許出額公開

⑩公開特許公報(A)

昭58-109912

⑤ Int. Cl.³
 ⑥ 05 F 1/56
 H 03 F 1/30

識別記号

庁内整理番号 8023--5H 6832--5J ❸公開 昭和58年(1983)6月30日

発明の数 1 審査請求 未請求

(全 6 頁)

公基準電圧発生回路

顧 昭56—207030

②出 願昭56(1981)12月23日

仍発 明 者 守重和

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

②発 明 者 片岡睦雄

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

⑩発 明 者 岩田穆

武藏野市緑町3丁目9番11号日 本電信電話公社武藏野電気通信

研究所内

切出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

切出 願 人 日本電信電話公社

仍代 理 人 弁理士 角田仁之助

明 細 書

1. 発明の名称

②特

基準電圧発生回路

2. 特許請求の範囲

「コレクタ,ペースが夫々共通接続されて第1の 軍位点、第2の電位点に接続され、エミッタが電 硫領回路を介して第3の電位点に接続された一対 のNPNトランジスタのエミッタ間差動電圧からシ リコンのパンドギャップ電圧に相当する基準電圧 を取出子基準電圧発生回路において、非反転入力 端を前記一対の NPN トランクスタの一方のエミッ タに、反転入力端を第1の容量の一端に、反転入 力端と出力端との間に第2の容量を接続した整動 増幅器と、前記第1の容量の他側を前配一対のト ランツスメの各エミッタに交互に切換えて接続す る第1のスイッチと、前記第2の容量に並列に挿 入された第2のスイッチと、前記墓動増収器の出 力電圧が前記一対のNPNトランジスタの一方のト ランジスタのエミッタ・ペース間電圧を示す第1 の電圧レベルとこの第1の電圧レベルに前配一対 のNPNトランジスタのエミッタ随差圧に前記第1の容量と第2の容量との容量比を乗じた値を加算した電圧を示す第2の電圧レベルとを交互に示すように前記第1、第2のスイッチを切換えて制御する制御回路とを具備し、前記第2の電圧レベルがシリコンのパンドギャップ電圧に等しくなるように前記容量比を選択したことを特徴とする基準電圧発生回路。

3. 発明の評解な説明

本発明は 81 半導体のペンドギャップ 電圧を用いた基準電圧発生回路に関するものである。

従来のこの種画電圧発生回路を第1回に示す。 図においてTr₁・Tr₂はNPNトランジスタ、R₁・ R₂・R₅・R₄は抵抗、A₁は差動増幅器、V_{1K}は 電源端子、Bは接地端子、V_{0UT}は出力端子である。 次にその動作について説明する。

電源電圧は電源機子 V_{1 M} と接地機子 E 間に供給され、整動増幅器 A, による負帰還により抵抗 R₁, R₂ の端子電圧は同一電位に保たれる。このことはト

排酬超58-109912(2)

ランジスタ Tr1 と Tr2 のコレクタ電流の電流比が 抵抗 R2 、R1 の抵抗比に等しいことを意味してい る。トランジスタ Tr1 のエミッタ電流は抵抗 R。に かかる電圧、即ち、トランジスタ Tr1 と Tr2 のベ ース・エミッタ間電圧の差で決まり、抵抗 R4には トランジスタ Tr1 と Tr2 のエミック電流の和が流 れる。そして出力端子 Vour と接地端子 E 間の電圧 はトランジスタ Tr2 のペース・エミッタ間電圧と 抵抗 R4 の端子電圧との和となる。

との出力電圧は、次のようにあらわされる。

なお、k:ポルツマン定数

(6) 式の左辺は T-To (TK) での Voorの値である。 つまり出力電圧 VoorをVgo+(n-1) kTo になるように 設定すると歴度係数が等となり、その値は Si のパンドギャップ電圧にほ保等しくなる。

このことから $R_{\sqrt{K_2}}$, $R_{\sqrt{K_3}}$ の抵抗比、 $\Lambda s_{\sqrt{A_{K_2}}}$ のトランジスタのエミック面積比を(6) 式を満たすように般定すると S1 パンドギャップ電圧に経済等 しい $V_{K_0}+(n-1)\cdot \frac{kT_0}{q}$ の基準電圧を発生させることができる。

しかしながら、この国路はトランジスタでriiin Triiin コレクタ電流を検出する必要が有るため、コレクタ端子を電源端子 Viix に接続することができず、又抵抗比により出力を設定することから抵抗の相対精度が問題となる欠点があった。

本発明は、以上のような従来の欠点を除去するため電流密度の異なる NPN トランジスク の各々のペース・エミッタ開電圧及び相互の電圧の整を検出し、利得を容量比で設定するようにしたもので、NPN トランジスタのコレクタ 端子を電源に結合可能とし、利得の設定を抵抗比の代りに容量比で行

q: 第子の電荷_、 -.T: 絶対温度(*K)

Vgo : 0°K での 81 パンドギャップ電圧 (外揮値~ 1.205 V)

n:定数(≈1.5)

J₁,J₂,: トランジスタTr₁, Tr₂ の電流密度

Ic1・Ic2: # コレクタ電流

Ami, Ami : ア エミッタ面積

Vamo : トランジスタTro のペース・エミッタ間電圧

Vas20: T=T。(*K)でのVss2 の鍵

J20: # J20性

(1)式は(2)~(4)式より仄のようにあらわされる。

$$V_{0UT} = V_{g0} + \frac{T}{T_0} (V_{BE2} - V_{g0}) + (n-1) \frac{kT}{q} L_n \frac{T_0}{T} + \left(\frac{R_1}{R_2} + 1\right) \frac{R_4}{R_5} \cdot \frac{kT}{q} L_n \left(\frac{R_1}{R_2} \cdot \frac{A_{B1}}{A_{B2}}\right) \dots \dots (5)$$

との出力電圧 Vour の温度保数が TっTa(°K)で零である条件を(B)式から求めると、

り C-MOS 集積化に適した SJ パンドギャップの基準 電圧発生国路を提供するようにしたものである。 以下本発明の一実施例を図面により詳細に説明する。

第2図は、本発明基準電圧発生回路の第1の契絡例で、 Tr_5 , Tr_4 は NPN トランジスタ、 Tr_5 。 Tr_6 , Tr_7 は N チャネル MOS PET (以下単に、N MOS という)、 C_1 , C_2 , C_5 は容量、 S_1 , S_2 , S_5 はスイッチ、 S_5 は抵抗、 A_2 , A_5 は差動増幅器を示す。

トランジスタ Trs , Tr4 のコレクタ 端子は第1 の電位点 Vini と接続し、ベース 嫡子は第2 の電位点例えば接地端子 B と接続し、トランジスタ Trs , Tr4 のエミッタ 端子は各々 N MOS Tr5 , Tr6 のドレイン端子と接続されている。 N MOS Tr5 , Tr6 , Tr7 のゲート端子は共通結合されて N MOS Tr7 のドレイン端子に接続され、 N MOS Tr5 , Tr4 , Tr7 のソース端子は第3 の電位点 Ving と接続し、電源端子 Ving とN MOS Tr7 のドレイン端子間に 面列に 抵抗 R5 が接続されている。トランジスタ Tr5 ,

188858-109912 (3)

 Tr_{\bullet} の各々のエミッタ端子は第1のスイッテ S_1 を近じて容量 C_1 の一端に切り換え扱統され、トランシスタ Tr_{\bullet} のエミッタ端子に接続された整動増幅器 A_2 の非反転入力端子、容量 C_1 の他端は差動増幅器 A_2 の反転入力端子に接続され、容量 C_2 とりゃくから、間に接続され、第3のスイッチ S_3 は出力端子 V_{o1} と規称され、第3のスイッチ S_5 は出力端子 V_{o1} と利得1のパッファフンプ A_5 の非反転入力端子と接続され、容量 C_8 はパッファンプ A_5 の非反転入力端子と接続されている。 V_{o2} はパッファアンプ A_5 の制御の路である。

次にその動作について説明する。

トランジスタ Tr₅ · Tr₄ の名々のエミッタ電流 は N MOS Tr₅ · Tr₆ のドレイン電流に等しく、こ の N MOS Tr₅ · Tr₆ のドレイン電流は電源機子 V_{1M3} · 抵抗 R₅ 及び N MOS Tr₇ からなるパイアス回 路により設定され、抵抗 R₆ に流れるパイアス電流、 即も N MOS Tr₇ のドレイン電流によって決る。

Ing : トランクスタTr_A のエミック環流

1 E20 : T=To(°K) での IE2 の値

(7) 式と(6) 式から dV_{BE} 社正の温度係数、 V_{BE2} は負の温度係数を持つ。 V_{BE2} にdV_{BE} を K 倍して加える ととにより温度保数を零にする。その時の出力電 圧は V_{OUT} = V_{BE2} + K·dV_{BE} となる。

今、T□Ta(°R) で脳度保数が等になる条件を求めると次のようにあらわされる。

$$V_{BB20} \div K \cdot dV_{BB0} = V_{g0} + \frac{(n-1)kT_0}{q}$$
 (9)

低し IB3 IE20 = 1とする。

$$dV_{BR_0}: T = T_0(\ ^\circ K) \ ^\bullet \mathcal{O} \ dV_{BR} \rightarrow \frac{kT_0}{q} \ \text{Ln} \Big(\frac{N_3}{N_4} \times \frac{N_6}{N_5}\Big)$$

 今、トランジスク Tr_5 、 Tr_4 の各々は単位トランジスタが N_5 個、 N_4 個から構成され、 N MiOS Tr_5 、 Tr_6 、 Tr_7 の各々は単位 N MOS が N_5 個、 N_6 個、 N_7 個から構成されているとするとトランジスタ Tr_5 、 Tr_4 のエミッタ電流比は N MOS Tr_5 、 Tr_6 の N_7 ドイレン電流の比、即ち N_5 と N_6 の比に N_7 の N_7 と N_8 を N_8 の N_8 と N_8 の N_8 と N_8 の N_8 と N_8 の N_8 と N_8 を N_8 を N_8 を N_8 を N_8 を N_8 の N_8

$$V_{98} = V_{922} - V_{881} = \frac{kT}{q} \ln \left(\frac{N_3}{N_4} \cdot \frac{N_6}{N_5} \right)$$
(?)
但し、 $\frac{N_3}{N_4} \cdot \frac{N_6}{N_5} > 1$ となる。

$$V_{p z 2} = V_{g 0} + \frac{T}{T_{0}} \left(V_{p z 2 0} - V_{g 0} \right) + \frac{n k T}{q} \ln \frac{T_{0}}{T} + \frac{k T}{q} \ln \frac{I_{z 2}}{I_{z 2 0}} \dots (8)$$

なか、 Vam20: T=To(°K) での Vam2 の値

力端子 Vo1, Vo2の波形を第3図に示す。

制御回路 CC はスイッチ S_1 、 S_2 、 S_3 を制御する回路で、その制御信号を同じスイッチ S_1 、 S_2 . S_5 と同一の記号で示したもので、信号 S_4 が "H" のときはスイッチ S_1 はトランシスタ Tr_4 のエミッタ端子に接続状態にあり、"L" のときはスイッチ S_4 はトランシスタ Tr_5 のエミッタ端子に接続状態となる。スイッチ S_2 、 S_5 は 制御信号 S_2 、 S_5 が "H" のとき閉じており、"L" のときは開いた状態である。

数 3 図のタイムチャートに示すように、最初のリセット時には、リセットスイッチ B_2 は閉じた状態であり、スイッチ B_1 がトランジスタ Tr_4 のエミッタ 囃子に 擬続状態で、スイッチ B_5 は閉いた状態である。 とのとを、 出力 囃子 V_{01} は $-V_{082}$ の 電位であり、 出力 囃子 V_{02} は容量 C_5 のチャージされた電圧を保持している。 次に、リセットスイッチ B_1 を N_2 を N_3 を N_4 の 電圧は N_4 の ると 出力 囃子 N_{01} の 電圧は N_{02} の る N_{02} の N_{03} の N_{04} の N_{04} の N_{04} の N_{05} の N_{0

特開昭58-109912 (4)

となる。

このように、第1の実施例では2つの NPN トランジスタのエミック電圧の差を検出し、容量比による加算増幅器で増幅する構成であるから、 NPN トランジスタのコレクタ端子と電源端子に接続することができ、又利得を抵抗比の代りに容量比で

より携章電圧出力を発生させることができる。 この時の基準電圧は $-\left(V_{go}+(n-1)rac{kT_0}{q}
ight)$ である。

第 5 図は第 3 の実施例で NPN トランソスタ Trs のエミッタ端子と N MOS Trs のドレイン強子例に直列に抵抗 Rs と P チャンネル MOS (以下 P MOS という) Trs を接続し、トランジスタ Trs のエミッタ湖子と N MOS Trs のドレイン端子間に P MOS Trs を接続し、 P MOS Trs'、 Trs' のゲート端子を P MOS Trs'のドレイン端子と接続し、 N MOS Trs, Trsのゲート帰子を N MOS Trs のドレイン端子と接続する構成とすればトランジスタ Trs のエミック電流は AVas Rs と なる。

以下、第 1 の実施例と同様な動作により基準電 圧出力を発生させることができる。この時の基準 電圧は $-\left(V_{go}+\left(n-1\right)rac{kT_{o}}{a}\right)$ である。

第 8 図は第 4 の実施例で、 C_A の容量プロック $C_{1,1} \sim C_{1m} \text{ on } \text{$

設定できる。このことは C MOS 集積回路においては電源電圧のかかる基根がコレクタとなるトランシスタが容易に形成可能であり、さらに高比特度の容量も実現可能であるから Si パンドギャップ電圧の C MOS 集積化基準電圧発生回路を実現できる効果がある。

以上、第1の実施例ではトランクスタのエミック電流のパイアス回路として電圧源、抵抗第2の N MOS による回路を説明したが、第4回に第2の 実施例を示す。回に示すようにトランクスタTrs のエミッタ端子とN MOS Trs のドレイン連子間に、 抵抗 Rs を接続し、抵抗 Rs にかかる電圧がトラク が Rs を接続し、抵抗 Rs にかかる電圧がトラク の dVs に に 申しくなるように差 動 増 編 器 A4 により N MOS Trs , Trs の かート 増 子 に 負 帰還を かける 構 成とすれば、トランクスタ Trs のエミッタ電 は dVs 3 χ_{S} となり、トランクスタ Trs のエミッタ電 は は χ_{S} となる。 低し N MOS Trs , Trs の 各 名 は 単位 N MOS が Ns 個、 Ns 個から 構成 されている ものとする。 以下、 第1の 実施 例 と 同様 な 動 作 に

~ S_{2n} のn 個の構成であり、利得が (C_A)(C_B) の 容量プロックの容量比により決るので各容量プロックの名量比により決るので各容量プロックのスイッチを制御することにより、各容量プロックの並列容量和の値を変えて、即ち、プロックの容量比を変えて利得をできる。との智能にの製造後のパラッキのの間をに、対応した (C_A)、(C_B) の容量プロックの MOB スイックの ON , OFF の状態に応じた MOS のゲート 備子の レベルを 国定するようにから、 調整を 耐 に と できる。 又 MOS スイッチの ON , OFF の状態に応じた MOS のゲート 備子の に 総パターン 層を 密断する ことによりに 直接 できる。 又 MOS スイッチの 配能できる。 で 要量を 接続して 容量を 分離する ことでも 可能である。

以上詳細に説明したように、本発明は NPN トランジスタのコレクタ端子を電源に接続でき、容量比による加算回路で構成される利点がある。このことは C-MOS 集積回路にかいて電源電圧のかかる 基板がコレクタとなるトランジスタが容易に形成 可能であり、さらに比精度の良い容量や差動増幅 協、サンプルアンドホールド回路、スイッチ等も 形成できるから、従来集積化が困難であったで MOS 集積回路の基準電圧発生回路に利用すること かできる効果がある。


4. 図面の簡単な説明

第1図は従来の基準電圧発生回路の回路図、第2図は本発明基準電圧発生回路の一実施例を示す回路図、第3図は第2図における回路の各点の放形説明図、第4図、第6図、第6図は夫々本発明の他の実施例を示す回路図である。

 Tr_1 , Tr_2 , Tr_5 , Tr_4 … NPN トランジスタ、 Tr_6 , Tr_4 , Tr_7 … N チャンネル MOS FET (N MOS) 、 Tr_5' 、 Tr_6' … P MOS 、 S_1 , S_2 , S_5 , $S_{11} \sim S_{1m}$ 、 $S_{21} \sim S_{2m}$ … スイッチ、 A_1 , A_2 , A_3 , A_4 …差動増幅器、 CC … 制即回路。

特許出國人 神氣気工業株式会社 日本電信電話公社

代理人 角田 仁之即



Vary

Vary

Vary

Vary

Vary

Vary

CCC

Vary


Vary

CCC


Vary

Vary


CCC




第 6 183



SE 5 193



B 6 Ы∕0



特許法第17条の2の規定による補正の掲載

昭和 58 年特許顕第 207030 号(特別 昭 58-109912 号, 昭和 58年 6月 18日 発行 公開特許公報 58-1100 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 8(1)

Int.Cl.	離別記号	庁内整理番号
G 0 5 F ! / 5 6 H 0 3 F 1 / 3 0	X	7 3 1 5 - 5 H 8 9 3 2 - 5 J

手続補正書

昭和60年 3月13日

符符疗费制 脱

1. 事件の表示

昭和 56年 特 許 顯第 207030 号

2. 弱明の名称

基单包压発生回路


2. 初正をする者

事件との関係 幹 許 出 順 人 住 所(平105)東京都海区虎ノ門1丁自7番12号 名 称(029)沖 電 気 工 薬 株 式 会 社 代表者 様 水 南 海 男 (分1名)

4. 代 瑰 人

住 所(〒105) 東京都港区虎ノ門 5丁目 8番4号 高村ピル4階

氏名(7004) #At 角田仁之助 概(431)7929



5. 樹正の対象

明和音の発明の辞疏を説明及び図面を配置を説明 の各額及び適而

6. 植正の内容 別紙のとかり

1. 明顯書館 4 頁館 1 3 行目の(5)式中

$$\left[\frac{T}{T_0}\left(V_{0S2}-V_{g_0}\right)\right]^{\frac{1}{2}}\left[\frac{T}{T_0}\left(V_{0S20}-V_{g_0}\right)\right] \xi$$

と補圧する。

2. 同8頁第14行目の(7)式中

「 $V_{5R} = V_{882}$ … 」を「 $(\Delta V_{8E} = V_{882}$ …)」 と初正する。

$$\frac{\left(\frac{(n-1)kT_{a}}{q}\right)}{q}$$
 を $\frac{nkT_{a}}{q}$ と称正する。

4. 同期 9 頁旗 1 4 行目

$$V_{go} + \frac{(n-1)kT_0}{q} \int_{0}^{\infty} \int_{0}^{\infty} V_{go} + \frac{nkT_0}{q} \int_{0}^{\infty} c.$$

油正する。

以此

第 1 图

